晶圓代工廠格芯（GLOBALFOUNDRIES）日前宣布，旗下最先進的 FinFET 解決方案「12LP+」已通過技術驗證，目前準備投入生產。主要針對 AI 訓練以及推論應用進行優化的「12LP+」解決方案，建立於驗證過的平台上，具有強大的製造生態系統，可為晶片設計師帶來高效能的開發體驗及快速的上市時間。

格芯表示，「12LP+」解決方案為達到性能、功耗和面積的優化組合，「12LP+」導入了若干新功能，包含更新後的標準元件庫、用於 2.5D 封裝的中介板，與一個低功耗的 0.5V Vmin SRAM 記憶單元，以支援 AI 處理器與記憶體之間的低延遲和低功耗數據往複，得致專為符合快速增長之 AI 市場的特定需所制定的半導體解決方案。

另外，「12LP+」建立在格芯 14nm/12LP 平台基礎上，早已出貨超過 100 萬個晶圓。許多公司包含 Enflame 和 Tenstorrent 等，都將格芯的「12LP」用於 AI 加速器相關應用。藉由與 AI 客戶緊密合作並互相學習，格芯開發出「12LP+」解決方案，為 AI 產業中的設計師提供更大的差異性以及更高的價值，並將開發及生產成本降至最低。

格芯強調，「12LP+」解決方案性能得以增強的特點包括與「12LP」相比，將 SoC 級的邏輯性能提高 20%，而在邏輯晶片尺寸方面則縮小 10%。這些進階功能是透過「12LP+」的新一代標準元件庫加以達成，其中包含性能驅動的面積優化組件、單一 Fin 單元、新的低壓 SRAM 記憶單元以及改良版類比布局設計規則。

至於，AI 設計參考套件及其協同開發、封裝和晶圓生產後續統包服務，增強了格芯「12LP+」專業應用解決方案的能力。在設計低功耗、經濟實惠且針對 AI 應用進行優化的電路時，更共同提供絕佳的整體體驗。格芯與生態系統夥伴間的緊密合作，亦造就了符合成本效益的開發費用，並縮短了上市時間。

格芯進一步指出，除了「12LP」現有的 IP 產品組合之外，格芯亦將擴展「12LP+」的驗證範圍，藉此將 PCIe 3/4/5 和 USB 2/3 併進主機處理器。此外，也將 HBM2/2e、DDR/LPDDR4/4x 和 GDDR6 納入外部記憶體和晶片間互連技術，使設計師和客戶往小晶片架構發展。

格芯的「12LP+」解決方案已通過技術驗證，目前已準備在紐約州馬爾他的 Fab 8 進行生產，預計在 2020 下半年進行試產。格芯先前已宣布，將使 Fab 8 符合美國國際武器貿易條例（ITAR）標準和出口管制條例（EAR）於 2020 年底生效的管制措施，透過這項舉措為 Fab 8 所生產的國防相關應用、裝置或組件提供機密性和完整保護。

(首圖來源:格芯)